검색창 열기 인더뉴스 부·울·경

“기존 D램보다 성능 2배↑”…국내 중소기업, 반도체 ‘新기술’ 만들었다

2024.10.04 14:00:00 “기존 D램보다 성능 2배↑”…국내 중소기업, 반도체 ‘新기술’ 만들었다

울산 = 인더뉴스 제해영 기자ㅣ국내 중소기업이 혁신적인 D램 설계기술을 개발했다고 발표했습니다. D램은 컴퓨터와 전자기기의 메인 메모리로, 빠른 속도로 데이터를 읽고 쓰며 주기적으로 새로 고쳐야 하는 메모리 반도체인데요. 이번에 개발된 D램 기술은 기존 D램보다 생산성을 대폭 향상시켰다는 게 회사의 설명입니다. 예를 들어, 지금까지는 1시간에 100개의 반도체를 만들 수 있었다면, 앞으로는 같은 시간에 같은 용량의 반도체 200개를 만들 수 있는 효과를 보일 수 있다는 겁니다. ㈜태성환경연구소(회장 윤기열, 대표이사 김석만: 이하 태성) 나노FAB기술개발센터는 셀 어레이 변형을 통해 ‘3.5F2 DRAM’ 기술을 세계 최초로 개발했다고 4일 밝혔습니다. 인공지능(이하 AI)의 개발과 활용이 확대되면서 데이터센터를 비롯해 AI 서버 등에 차세대 메모리 수요가 폭증하고 있는 상황. 메모리는 고용량, 고속연산, 고성능, 저전력의 특성이 필요한데요. 메모리의 집적도가 높아질수록 이런 특성들이 강화됩니다. 태성에 따르면 이번에 개발한 '3.5F2 DRAM' 기술은 현재 주요 D램 제조사들이 양산 중인 6F2와 개발 중인 4F2보다 집적도가 높은 구조라는 설명입니다. 임채록 태성 개발총괄이사는 "집적도가 높다는 건 반도체의 크기와 부피를 줄일 수 있다는 측면에서 큰 의미를 가진다"면서 "이번 3.5F2 DRAM은 셀을 수직으로 배열해 집적도를 높였고 향후 3D DRAM에 적용되면 다시 한번 집적도를 높일 수 있다"고 말했습니다. 반도체의 집적도가 높아지면 전력사용을 줄일 수 있는 데다 생산 속도를 증가시킬 수 있습니다. 이러한 측면에서 이번 기술의 가장 큰 장점으로 꼽히고 있습니다. 정혁제 태성 개발실장은 "현재 D램 시장에서는 4F2 DRAM, ‘3D DRAM’ 등 차세대 D램 개발이 치열하다"며 "이런 상황에서 4F2 DRAM이 3.5F2 DRAM으로 대체되거나 3.5F2의 원리가 3D DRAM에 적용·생산된다면 집적도와 용량면에서 큰 경쟁력을 갖게 될 것"이라고 말했습니다. 이어 그는 "셀 하나에 걸치는 비트라인의 길이가 13.4% 줄어들고, 서브블록에 걸치는 비트라인의 길이도 똑같이 감소된다"며 "이에 따라 셀에 데이터를 쓰고 읽을 때 전압이 감소해 (사용)전력도 감소한다"고 덧붙였습니다. 태성은 자사의 나노FAB기술개발센터의 연구원들을 비롯해 UNIST 정홍식 교수, 울산대학교 김용수 교수, 오산대학교 김대영 교수, 부산대학교 이재현 교수 등의 자문을 받아 기술개발을 진행해 왔습니다. 국내외에 특허출원(국내 20건, 해외 10건)도 진행 중입니다. 윤기열 태성 회장은 "새로운 기술을 통해 D램의 전력 소모를 줄이고, 생산 속도를 높이며, 데이터 저장 용량을 크게 늘릴 수 있다"며 "AI, 머신러닝, 자율주행차 등 다양한 산업 분야에서의 수요를 충족시킬 수 있을 것"이라고 자신했습니다. 윤 회장은 "새로운 기술은 높은 성능과 효율성으로 인해 국내외 시장에서 큰 관심을 받을 것으로 예상한다"며 "우리가 개발한 기술이 가급적 국내에서 꽃을 피우고 결실을 맺을 수 있기를 바란다"고 강조했습니다. ☞ 관련 기사 - 중소기업이 D램 신기술을 개발했다고?…무엇을, 어떻게? - “상용화되면 반도체 업계에 파란...국내서 결실 맺기를 바라”

중소기업이 D램 신기술을 개발했다고?…무엇을, 어떻게?

2024.10.04 14:01:00

울산 = 인더뉴스 제해영 기자ㅣ㈜태성환경연구소(회장 윤기열/대표이사 김석만) 나노FAB기술개발센터는 셀(데이터저장 장소) 어레이 변형을 통해 3.5F2 DRAM 기술을 세계 최초로 개발했다고 4일 밝혔습니다.(본지 2024년 10월 04일자 <“기존 D램보다 성능 2배↑”…국내 중소기업, 반도체 ‘新기술’ 만들었다> 기사 참조) AI의 활용이 확대되면서 데이터센터를 비롯해 AI 서버 등에 차세대 메모리 수요가 늘어나고 있습니다. 이러한 차세대 메모리는 고용량, 고속연산, 고성능, 저전력의 특성이 필요합니다. 특히, 데이터센터의 전력 소비량 중 메모리 14%와 메모리가 제대로 동작하기 위해 소모되는 팬(PAN) 전력 5%를 포함하면 20%에 육박하는 전력을 메모리가 소모하고 있습니다. 이에 따라 MS, 구글, 메타 등은 AI 인프라 투자가 진행될수록 탄소중립 목표 달성에서 멀어지고 있는데요. 최근 엔비디아는 이에 대응하기 위해 AI 가속기에 소비전력이 낮은 HBM(고대역폭 메모리; 적층구조)을 탑재하는 방향으로 대응하고 있습니다. HBM(High Bandwidth Memory; 고대역 메모리)은 구조상 전력소모와 발열을 제어하는 데 어려움이 큽니다. 이에 따라 메모리 제조사들은 4F2 (F2는 메모리 셀 크기 단위; 앞 숫자가 작을수록 고집적), 3D DRAM(셀을 수직으로 쌓는 구조) 등 새로운 구조의 저전력 DRAM 개발에 박차를 가하고 있습니다. AI 패권이 달린 차세대 DRAM의 개발 경쟁이 치열한 상황에서 전 세계 DRAM 엔지니어들에게 떨어진 과제는 공정의 미세화, HBM 패키징(하이브리드 본딩) 등 여러 분야가 있겠지만 가장 기본은 칩 크기를 줄이면서 용량은 늘리는 것입니다. 이번에 태성환경연구소가 개발한 신기술이 반도체의 용량을 획기적으로 늘릴 수 있다는 주장입니다. 이와 관련 정혁제 개발실장은 “3.5F2 DRAM은 현재 주요 DRAM 제조사가 양산 중인 6F2, 개발중인 4F2 보다 집적도가 높은 구조”라며 “6F2 대비 4F2의 차이점은 셀을 수직으로 세운 구조인데, 3.5F2 역시 수직배열이다”라고 설명했습니다. 이어 “현재 개발 경쟁이 치열한 3D DRAM이 4F2의 조합으로 이루어진 구조”라며 “4F2가 3.5F2로 전환되면, 3.5F2가 3D DRAM에도 적용되는 셈인데, 이 경우 집적도와 용량은 기존 대비 더 크게 증가하게 된다”고 덧붙였습니다. 여기에 전력소모 측면에서도 탁월한 성능을 발휘한다는 것도 신기술의 장점으로 꼽힙니다. 임채록 개발총괄이사는 “셀 하나에 걸치는 비트라인(데이터를 저장할 셀을 선택하는 신호라인)의 길이가 4F2의 0.866배가 되고, 이 길이가 13.4%(2-1.732)F/2F) 수축되고, 서브블록에 걸치는 비트라인의 길이도 13.4% 수축된다”고 설명했습니다. 그는 “셀이 수축할 때도 워드라인(비트라인과 교차하는 라인; 이 지점에 데이터 저장) 간의 간격과 필라(pillar; 기둥형 커패시터) 형상 간의 간격은 최소 패터닝(형상) 크기, 즉 1F를 유지해야 하는데, 워드라인을 이층 구조로 하고 필라 형상들은 육각형(벌집) 모양으로 배치해 이를 구현했다”고 설명했습니다. 결과적으로, 이 구조는 기존 6F2 기준으로 셀 면적의 40~50% 정도를, 4F2 대비 10~15% 정도를 줄일 수 있게 되는데요. 이에 따라 셀에 데이터를 쓰고 읽을 때, 서브블록에 걸치는 비트라인 상에 걸리는 전압이 감소해 전력도 감소한다는 겁니다. 임채록 이사는 이러한 구조가 가능해진 과정에 대해서도 자세하게 설명했습니다. 그는 “이 구조를 설계하고 HFSS, LT Spice, TCAD 툴을 활용해 공정 시물레이션, 소자 시물레이션, DRAM 셀 검증 등을 진행해 특성을 분석했고, HFSS 툴을 이용해 기하학적 모델링, Boundary, Excitation 조건 설정, 주파수 분석을 진행했다”고 했습니다. 이어 “비트라인, 워드라인의 커패시턴스 및 Cb/Cs ratio의 계산을 진행해 검증했다”면서 “DRAM 셀 구조에서의 셀 트랜지스터 특성을 분석해 전기적 특성을 예측했고, 셀 트랜지스터의 Retention time과 Write time 성능을 검증했다”고 말했습니다. 무엇보다도 신기술이 상용화 가능성이 높다는 게 개발사가 강조하는 입장입니다. 윤기열 태성환경연구소 회장은 “이번에 개발된 셀 구조는 범용 DRAM의 용량 증가는 물론 HBM이나 3D DRAM의 용량 증가에도 활용될 수 있기 때문에 실용적으로 중요한 기술개발”이라고 말했습니다. 이어 그는 “기술개발은 (주)태성환경연구소 나노FAB기술개발센터의 연구원들과 협력 전문가 그룹의 UNIST 정홍식 교수, 울산대학교 김용수 교수, 오산대학교 김대영 교수, 부산대학교 이재현 교수 등의 자문을 받아 진행했고, 국내외에 특허출원 (국내 20건, 해외 10건) 중이고, 곧 등록될 예정”이라고 덧붙였습니다. ☞ 용어 설명 *3.5F2 DRAM 설계 및 검증에 활용한 툴 - HFSS: 고주파 전자기 해석 SW - Virtuoso: 전자설계 자동화 SW - TCAD: 반도체 공정 및 디바이스 최적화 SW - LT-Spice: 아날로그 회로 설계 SW - OrCAD: 전자회로 설계 및 시뮬레이션


“상용화되면 반도체 업계에 파란...국내서 결실 맺기를 바라”

2024.10.07 06:00:00

“상용화되면 반도체 업계에 파란...국내서 결실 맺기를 바라” 인더뉴스 제해영 기자ㅣ국내 중소기업이 고성능을 구현할 수 있는 차세대 D램의 새로운 설계 기술 개발에 성공했습니다. ‘악취’ 관련 기업으로 시작한 이 기업은 27년이 지난 현재에는 반도체 설계라는 영역으로까지 진출해 가시적인 성과를 보이게 된 것인데요. 이 회사의 정혁제 실장을 만나 얘기를 들어봤습니다. ▲ “가장 먼저, ㈜태성환경연구소라는 회사명이 다소 생소합니다. 반도체 설계가 주력 사업분야는 아닌 걸로 알고 있는데요. 간략히 회사 소개를 해주세요.” - “태성환경연구소(이하 태성)는 1997년 창립 이후 악취 연구분야에서 시작해 탄소중립과 센서 기술까지 광범위한 분야에서 혁신적인 기술을 선보이며 지속적으로 성장해왔습니다. 기술력의 토대는 26년간의 지속적인 연구에서 나온 노하우를 기반으로 한 것입니다.” ▲ “환경전문 중소기업으로 볼 수 있겠는데요. 국내외 대기업의 전유물이라고 할 수 있는 반도체 설계를 하게 된 계기 혹은 근간을 알고 싶습니다.” - “태성은 반도체 개발을 위한 나노 FAB센터, 반도체 칩 설계 기술센터, 센서 개발 센터 3곳을 운용하고 있습니다. 이중 나노 FAB센터에서는 수소센서, PID 센서, 반도체센서, NDIR 센서 등 다양한 센서의 국산화 개발에 주력해 왔습니다. 이곳에는 반도체 8대 공을 수행하기 위한 장비가 구축돼 있으며, 나노 공정을 수행할 수 있는 노하우 및 기술을 축적하고 있습니다. 그리고, 반도체 칩 설계 기술센터에서는 D램 반도체의 용량과 속도를 향상시킬 수 있는 소자 및 소자 설계 기술을 보유하고 있는데요. 다양한 설계 툴(HFSS, OrCad, Tcad, EDA)을 활용해 1테라급 D램 반도체 및 SCM(Storage Class Memory) 반도체를 설계하여 IP를 확보, 기술이전을 준비하고 있습니다. 아울러, 센서 개발 센터는 비메모리 반도체를 설계하고 나노 공정을 통해서 제품을 제조할 수 있는 기술을 보유하고 있으며, 스마트 센서·바이오센서·광센서 등을 개발하고 있습니다. 이 모든 것들이 태성이 새로운 반도체 기술 개발에 성공한 배경이 됐습니다. 또한, 이 연구소들의 전문가 팀들이 오랜 연구와 개발을 통해 130개 이상의 특허를 보유하고 있습니다.” ▲ “태성이 새롭게 개발한 D램 기술의 핵심적인 장점은 무엇인가요?” - “가장 큰 특징은 반도체의 크기를 줄일 수 있다는 겁니다. 더 작은 크기로도 더 많은 데이터를 저장할 수 있게 되면서, 예전에는 16Gb 밖에 저장하지 못했던 D램이 앞으로는 32Gb까지 저장할 수 있게 됩니다. 이는 같은 크기에 용량이 두 배로 증가한다는 것을 의미합니다. 또한, 저전력기술을 통해서 전기를 덜 사용합니다. 전기를 덜 쓰니까 더 경제적이고, 환경에도 더 좋습니다.” ▲ “그리고, 또 다른 특징은요?” - 또한, 반도체의 생산 속도를 증가시킬 수 있습니다. 같은 시간에 더 많은 반도체를 제조하는 게 가능해지면서 생산성도 크게 향상시킬 수 있게 되는 거지요. 아울러, 현재 붐을 일으키고 있는 HBM, 차세대 기술인 3D에 응용이 가능합니다. 이를 통해 생산 비용을 절감할 수 있어 반도체 생산 기업의 수익성도 증가할 것으로 예상합니다.” ▲ “새로운 반도체 기술에서 가장 강조하고 싶은 점은 무엇인가요?” - “우리의 기술은 무어의 법칙을 계승해 효율성과 용량에서 놀라운 개선을 이뤄냈다는 점입니다. 또한 셀 면적을 줄이고 데이터 저장 용량을 2배 이상 대폭 증가시켜 성능과 효율성을 동시에 꽤할 수 있습니다. 이는 반도체 시장에서의 기술적 우위를 확보하는 데 큰 도움이 될 것으로 예상합니다. 특히, 실제로 반도체 생산에 적용될 경우, 비용 절감을 통한 생산성 증대로 기업의 경제적 성과도 기대할 수 있습니다.” ▲ “향후 기대할 수 있는 부분은 무엇이 있을까요?” - “HBM 및 3D 기술과의 호환성을 통해 시장 점유율을 확대할 수 있습니다. 이러한 기술적 우위는 경쟁사와의 차별화를 가능하게 함으로써 시장에서 주도적인 위치를 확보하는 데 큰 도움이 될 것입니다. 이와 함께 데이터 센터, AI, 머신러닝, 자율 주행차 등 고성능 애플리케이션에서 요구하는 높은 메모리 성능을 제공함으로써 다양한 산업 분야에서의 수요를 충족시킬 수 있습니다. 이러한 차세대 D램 기술의 도입은 글로벌 메모리 시장의 지속적인 성장을 촉진하며, 기업들이 시장에서의 경쟁력을 강화하는 데 크게 기여할 것입니다.” ▲ “마지막으로, 바라는 점이 있다면 말씀해 주세요.” - “태성환경연구소가 개발한 새로운 D램 기술이 상용화된다면 글로벌 반도체 시장에 큰 파장을 일으키게 될 거라고 봅니다. 이 기술은 전력 소모를 줄이고, 생산 속도를 높이며, 데이터 저장 용량을 크게 늘림으로써 반도체의 성능을 대폭 향상시키게 될 것으로 기대합니다. 아쉽게도 태성은 D램 반도체 기술을 가지고 있지만, 제품화할 수 있는 능력을 가지고 있지는 못합니다. 기술 이전을 위해 국내외 여러 기업들과 만나고 있는데, 가급적이면 한국에서 결실을 맺을 수 있으면 더 좋겠다는 생각을 하고 있습니다.” ☞ 관련 기사 - “기존 D램보다 성능 2배↑”…국내 중소기업, 반도체 ‘新기술’ 만들었다 - 중소기업이 D램 신기술을 개발했다고?…무엇을, 어떻게?

고리원자력본부, 취약계층 위한 집수리 지원

2024.09.25 18:11:36

인더뉴스 제해영 기자ㅣ한국수력원자력 고리원자력본부(본부장 이광훈)는 발전소 인근 지역의 주거 취약계층을 지원하기 위해 4500만원 상당의 집수리 지원 사업을 진행했습니다. 이번 ‘2024년 사랑의 집수리’ 사업은 기장군 관내 저소득층, 기초생활수급자, 홀몸 어르신 등 어려운 가정 10곳을 대상으로 진행됐는데요. 지붕과 창호 수리, 전등 교체 등 낙후된 주거 환경 개선을 위해 다양한 수리 작업이 이뤄지고 있습니다. 이 지원의 일환으로 지난 23일에는, 기장군 장안읍 길천마을에서 '사랑의 집수리' 봉사활동을 펼쳤습니다. 이번 활동에는 정재락 고리원자력본부 대외협력처장과 고리원자력본부 소속 직원들로 구성된 고리봉사대가 참여해, 지원 대상 가정을 방문하고 방충망과 싱크대 교체, 전기 설비 정비 등 집안 구석구석을 수리했습니다. 이 사업은 지역 주민들의 주거 환경을 개선하는 데 기여를 하고 있으며, 매년 지속적으로 시행 중입니다. 특히 기장지역자활센터와 협력하여 저소득 주민들에게 자활 기회를 제공하며 고용창출에도 기여하고 있습니다. 기장지역자활센터는 저소득 주민의 자활·자립을 돕는 전 문기관으로 15개 자활근로사업단에 120여 명이 참여 중입니다. 정재락 대외협력처장은 “집수리 지원사업을 통해 주거 환경이 열악한 이웃들에게 도움이 되기를 바란다다”며, “고리원자력본부는 앞으로도 주거복지 향상을 위해 적극적인 지원을 아끼지 않겠다”고 말했습니다.


기장군, 청년 자격시험 응시료·면접수당 지원

2024.09.25 18:16:38

배너


배너

Latest

Show more 더 많은 기사 보기
배너

배너

배너

배너

배너

배너

배너

배너

배너