인더뉴스 이진솔 기자ㅣ삼성전자가 첨단 패키징 기술을 개발했다.
삼성전자가 업계 최초로 12단 ‘3차원 실리콘 관통전극(3D-TSV·3D Through Silicon Via)’ 기술을 개발했다고 7일 밝혔다. 기존 8단에서 12단으로 적층되는 칩 수가 늘어났다.
이는 패키징 공정에 적용되는 이번 기술은 메모리 칩을 수직 적층하고 실리콘을 관통하는 전극으로 회로를 연결하는 전자 이동 통로(TSV) 방식을 적용했다. 기존 와이어 본딩 기술보다 칩 간 신호를 주고받는 시간이 짧아져 속도와 소비전력이 개선된다. 메모리 칩을 적층해 대용량 고대역폭 메모리(HBM)를 구현한다.
삼성전자가 이번에 개발한 기술은 종이(100㎛) 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결한다. 반도체 칩 상단과 하단에 TSV 6만 개를 만들어 연결한다.
삼성전자는 “기존 8단 적층 HMB2제품과 같은 패키지 두께(720㎛)를 유지하면서 12개 D램 칩을 적층해, 고객들은 별도 시스템 디자인 변경 없이 차세대 고용량 제품을 출시할 수 있다”고 말했다.
또한 HMB에 이 기술을 적용하면 기존 8단에서 12단으로 높일 수 있어, 용량이 1.5배 늘어나는 효과를 가져온다고 삼성전자는 설명했다. 이 기술에 16Gb D램 칩을 적용하면 24GB HBM 제품을 구현할 수 있다. 이는 현재 주력으로 양산되는 8단 8GB 제품보다 3배 늘어난 용량이다.
백홍주 삼성전자 DS부문 TSP총괄 부사장은 “인공지능(AI), 자율주행, HPC(High-Performance Computing) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”며 “혁신 기술로 패키징 분야에서도 초격차 기술 리더십을 이어가겠다”고 말했다.
